(国研)産業技術総合研究所 ハイブリッド機能集積研究部門 総括研究主幹　菊地 克弥　氏
＜経歴・研究内容・専門・活動など＞
2001年 埼玉大学 大学院 博士後期課程 情報数理科学専攻 修了。博士 (工学) 。
2001年 産業技術総合研究所 エレクトロニクス研究部門 高密度SIグループ
以降、半導体LSI実装技術における3次元集積実装技術をはじめとする次世代の電子回路高密度実装技術、超高速・高周波回路実装技術、およびその計測・評価技術の研究開発等に従事。
2015年 産業技術総合研究所 ナノエレクトロニクス研究部門 3D集積システムグループ 研究グループ長
2025年 産業技術総合研究所 ハイブリッド機能集積研究部門 3D集積技術研究グループ 研究グループ長
2026年産業技術総合研究所 ハイブリッド機能集積研究部門 総括研究主幹 兼）3D集積技術研究グループ長
現在は、半導体LSI実装技術における3次元集積実装技術に加え、超伝導量子デバイスの3次元集積実装技術の研究開発に従事。
＜WebSite＞
https://unit.aist.go.jp/hyfi-ri/

生成ＡＩといった新しいアプリケーションの出現や、世界的な半導体不足等により、経済安全保障の観点からも、産業のコメと言われる半導体産業に対する注目が高まっております。これらの根幹となる半導体デバイスでは、小型化、低消費電力化、高性能化が要求されている中で、半導体デバイスそのものの製造技術（前工程技術）のみならず、半導体デバイスをプリント回路基板へ実装するまでの半導体実装技術（後工程技術）への注目が非常に高まっております。
この中で、シリコン貫通電極（ＴＳＶ）等を用いて半導体デバイスを縦方向に積層する３次元集積実装技術は、メモリ積層のような単一機能のデバイスの３次元集積のみならず、メモリやロジックなどの複数機能を３次元集積する応用が期待されております。
今回は、半導体実装技術の基礎と３次元集積実装技術への展開、その３次元集積実装技術のポイントとなるＴＳＶや、シリコン基板の裏面を用いた裏面配線技術、チップやウエハの接合技術の研究開発の歴史と最新技術についてご紹介いたします。また、さらには、超伝導量子コンピュータへの応用に向けて、今後の３次元集積実装技術の新しい展開についてもご紹介いたします。